DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

0009485063 \*\*Image available\*\* WPI Acc No: 1993-178598/199322

XRAM Acc No: C93-079688 XRPX Acc No: N93-136899

Thin film transistor mfr. - in which gettering layer absorbs crystal

defects or impurities in semiconductor thin film by annealing NoAbstract

Patent Assignee: CASIO COMPUTER CO LTD (CASK )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 5109737 A 19930430 JP 91297647 A 19911018 199322 B

Priority Applications (No Type Date): JP 91297647 A 19911018

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 5109737 A 4 H01L-021/322

Title Terms: THIN: FILM; TRANSISTOR; MANUFACTURE; GETTER; LAYER: ABSORB:

CRYSTAL; DEFECT; IMPURE: SEMICONDUCTOR; THIN; FILM; ANNEAL;

**NOABSTRACT** 

Derwent Class: L03; U11

International Patent Class (Main): H01L-021/322 International Patent Class (Additional): H01L-029/784

File Segment: CPI; EPI

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平5-109737

(43)公開日 平成5年(1993)4月30日

(51)Int.Cl.5

識別記号

FΙ

技術表示箇所

H 0 1 L 21/322

29/784

P 8617-4M

P 8017-4M

90**56**-4M

H 0 1 L 29/78

3 1 1 R

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平3-297647

(71)出願人 000001443

カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

(22)出顧日

平成3年(1991)10月18日

(72)発明者 山田 裕康

東京都八王子市石川町2951番地の5 カシ

才計**算機株式会**往八王子研究所内


(74)代理人 弁理士 杉村 次郎

### (54)【発明の名称】 薄膜トランジスタの製造方法

#### (57) 【要約】

【目的】 - 薄膜トランジスタの製造に際し、結晶欠陥や 不純物等を素子活性領域から除去する

【構成】 絶縁基板1上にアモルファスシリコン膜4を 堆積し、その上に酸化膜5を形成し、その上にパターン 形成したフォトレジスト膜6をマスクとしてイナンを主 人することにより、非素子形成領域3に対応する部分の アモルファスシリコン膜4のみを高不純物領域化してヤッタドンク層7とする。次に、フォトレジスト膜6を除 去した後レーサアニールすることにより、アモルファスシリコン膜4を結晶化してポーンコン膜2であり出て、ステ半成領域2に対応する部分のアモルファスション膜4における結晶欠陥や不純物等をその周囲の高に 純物領域7に吸収させる。この後、酸化膜5を除去し、 次いで表子分離により不要な部分のポーシリコン膜 がいて表子分離により不要な部分のポーシリコン膜 イエの素子形成領域2のみにポリシリコン膜が形成されている。



## 【粋い請求の範囲】

【請求項1】 素子形戊領域およびそり 専用 申奉子形 売額域にも導体薄膜を堆積し、次いで前急申素子形皮額 域に対して不部分と面記す意体薄膜のみを高り連四領域 化し、サータナンを開きし、カンディーエナインとに 、中、高急素子が成組域に対して予約分。利益上導体薄 扱いにいく活品で等する 遠地等かる 別用で記述サータ とより個に吸収させ、次いて該サーター、で質を決力す のことを特徴とする複膜とひと、スター製造を表

## 【毎回八評細な説明】

### [0001]

【業業上の利用分野】この毎明は薄機トラン、スタン製造方法に関する。

### 

【徒来の技術】シニコンウェーへを用いたトラン、スタ 製造技術では、ゲップリング技術を用いて、結晶欠縮や 石純物等を素子語性領域いら第ますることにより、書好 か素子特性を得るようにしている。ラリ、薄膜トランプ エタ製造技術では、ガラス等からなる絶球構板上にで重 シフ・スンニコンやエリンドコン等からなる。原体薄膜 20 を堆積した後素子分離することにより、素子形成領域に エ導体薄膜をパターン形成しているので、シニコンウェ ーパを用いたトランにスタ製造技術で用いられているデ ロターンク技術を利用することができない

#### [0003]

【発明が解決しようとする課題】これように、産来の権職トランジスク製造技術では、ジョコンウェーへを用いて、ラフンジスク製造技術で用いたれているケータリング技術を利用する。というきないので、最前人前へ下純物等を変子活性領域が、許去することの引きず、ひいては 30 長好な素子特性を得ることができない場合があるという問題があった。これ発明の目的は、結晶欠陥や下純物等で素子活性領域から除去することがある。

#### [0004]

【課題を解決するための手段】この発明は、英子形成領域およびその周囲の非素子形成領域にキ草体連携を推議、次いで非素子形成領域に対応する部分の主尊体連携のみや高不純物領域化してゲッタリンで解とし、次いでサニー・することにより、素子形成領域に対さまり部分 40 エ達化連携においる活品と隔ぐて純物等をそり周囲のサータリンで層に吸収させ、次いでサッター。で層を原去するようにしたまでである。

# [0005]

【作用】こと発明によれば、非素子形成領域に対応する 部分が再身体薄膜のなを名と連物領域化して作用タリン タ層とした後アニールすることにより、老子形成領域に 対定する部分の工業体薄膜における活晶気能を不過地等 をその開用のケッタリング質に吸収させ、こ。後年、2 コンド層を作去している。活品式能の人域物等も表しる

ASSET NEWCOCK PORT TO THE SEC

### [0:105]

【20027】まま、、1700円、100円である。
「総議基板1つ 通り対立の収削域2割、100円円 用数子形成頭域3万円の 100円円 100円円 200円円 100 を 次に、燃配化により、150円円 100円円 200円円 200円円 200円円 100円円 100円円 100円円 200円円 2

【0008】はに、次2に当りに、に、シーザー・ することにより、アキルファスシリコン模性を結晶化し てぶりシリコン膜8・する。共に、素子形成領域とに対 応する部分のアモエファンドは、膜4においる結晶で 編や不統物等をその適用のケータリンツ層でに吸収させる。この後、配化膜等を強力し、次いて素子で確により、非素子形成領域のに対応する部分の方要なまり、 コン模といまりで、チーンで導てときますが、ことは他には、企体基準して、これ地では、企体基準して、企業以上、企業のよいの のみによりシード。過ぎと呼吸としている。

【0010】さに、854におり、こ、まれず198年にコンや育化。コニューには19間絶対第1311のでは サチー次に、コーダ・コーデ、領域1日には100円である層間絶対第1311のでは、通対第50円では100円では14を形成りあった。コニタクラコーの14至でしてメース・トレイン。41域12日接続されるでは、コースがい会等では、17人を取り5円の関連は2時13つに面にパター、形成サチー、17人を取り5円の策略。フェニタの製造される

【DOTT】 1 (1) 1 (1) 1 (1) 2 (2) 1 (3) 1 (3) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (4) 1 (

翼子として後アニールドゲニとにより、本子形成領域と これでする節分ハアモルファス、 しゃ 鞭4における道 苗沢猫と(建物等を光・電制にケーター、ご買了にある 李树、美丽女性主义性、《博士》种籍的《《诗书》、《清 指出命令与成物深处据于活性的喊句。 建基金产品工业 \*、ひいては真好な製予特価と得ることができる。ま た、1回カステールに構造なり、アモルファスシリコン 膜4を結晶化してボリントロン膜8とすると同時に、素 子形成領域とに対応する部分のアモルファスシリコン膜 4 における電晶欠降や不通物等をその周囲のディタリン 10 面図 グ層でに吸収させるこというだ、また素子分離により、 非素子形成領域 4 に対応する高気の不要なす 「シリコン | 膜8つまりゲッタコンク購えを除去しているので、工程 数がなるで、増加しないようごすることができる。 きん に、ダーダランダ用のイオンとしてソース・トレイン形 成用のイオンと同じイヤンを用いることにてはば、ゲッ タコング用のイオンの圧入を バース・ドレイン 形成用の イオン主人装置によって行りこりもできる。

【0012】 なお、上記 基施例では、絶縁基板1の上面に堆積したアモルマアフンリコン膜 4 を結晶化してボリシリコン膜3 としているが、これに限らず、絶縁基板の上面にボリックコン膜を直接堆積するようにしておよい。また、イオンは人質置力代われに、熱拡散法を用いておよく、またシーモアニー、つ代われて、高温熱処理を施しておよい。された、コマラー型で連膜トランシスタに取って、スタガ型の薄膜・ランシスタにも適用することができる。

## [0013]

【発明の効果】以上説明したように、この発明によれば、非本子形成領域に対応する部分の半導体薄膜のみを 30 高不純物領域化してゲッタリング層とした後アニールすることにより、妻子形は領域に対応する部分の半導体薄膜における結晶欠陥やで純物等をその周囲のデッタリング層に吸収させ、この後ケータリンク層を除去している

がで、暗晶や論やで高物学が表現活性(xxxx)のでもでき ことができませばいますが生ます。 と

#### [人流 医输出工业型]

【図2】同薄欄トラン、スター製造に赤り、「コートスト機を除去」であってアデーコンドのことにより、 モルファスシーコン勝を結論に、1 キューニー、押しま 小と共に素子科成節域に対立する語とアプラン アコン膜における語彙ス論式(純物等を引い間囲にゲー カリング質に吸収させた状態の地面図。


【図3】司簿模トランジスタが製造に難し、酸化膜および不要なポリショコに膜(サータリンツ層)を除去した後ゲート絶縁膜およびゲート追極を形成し、さらにゲート電極をマスクとしてワース・トレイン形成用のデオンを注入してマース・トレイン領域を形成した状態の断面図。

【図4】同薄膜へ行。「スタイ製造に築り、対定過す 腱、コンタタトラールでは、デース・ランチ、過速と呼 成した世態、地能は


#### 【符号の説明】

- 1 絶縁基板
- 2 暴子形成領域
- 3 非素子形成領域
- 4.アモルヴァスショコン職
- 5 酸化膜
- 〒 ゲッタフング層
- 8 ポリンドヨシ膜


[31]




[.42]



[[4]3]



[15:4]



Japanese Patent Laid-Open No. 5-109737

Laid-Open Date: April 30, 1993

Application No. 3-297647

Application Date: October 18, 1991

Applicant: casio Computer Co., Ltd.

Inventor: Yasuhiro Yamada

[Title of the Invention]

METHOD OF MANUFACTURING THIN FILM TRANSISTOR [Abstract]

[Purpose] To remove crystalline defects and impurities from an element active region when a thin film transistor is manufactured.

[Constitution] An amorphous silicon film 4 is deposited on an insulating substrate 1 and an oxide film 5 is formed thereon, and ions are implanted thereinto by using a patterned photoresist film 6 as a mask to make only the amorphous silicon film 4 of a part corresponding to an element non-forming region 3 into a region having a high impurity concentration and to form a gettering layer 7. Then, the photoresist film 6 is removed and then the amorphous silicon film 4 is crystallized by laser annealing to form a polysilicon film, and at the same time, to make a region 7 having a high impurity concentration around an element forming region 2 absorb crystalline defects and impurities in the amorphous silicon film 4 of the part

corresponding to the element forming region 2. Then, the oxide film 5 is removed and then the polysilicon film (gettering layer 7) of the unnecessary part is removed by separating the elements. In this state, the polysilicon film is formed only on the element forming region 2 on the insulating substrate 1.

[Claim]

[Claim 1] A method of manufacturing a thin film transistor, said method comprising the steps of:

depositing a semiconductor thin film over an element forming region and over an element non-forming region around the element forming region;

making only the semiconductor thin film of a part corresponding to the element non-forming region into a region having a high impurity concentration to form a gettering layer;

annealing the gettering layer, whereby the crystalline defects and impurities in the semiconductor thin film of a part corresponding to the element forming region are absorbed by the gettering layer around the element forming region; and

removing the gettering layer.
[Detailed Description of the Invention ]

[0001]

[Field of Industrial Application] The present invention relates to a method of manufacturing a thin film transistor. [0002]

[Description of Prior Art] In a method of manufacturing

a transistor using a silicon wafer, good element properties can be produced by removing crystalline defects and impurities from an element active region by using a gettering technology. On the other hand, in a method of manufacturing a thin film transistor, a semiconductor thin film made of amorphous silicon, polysilicon, or the like, is deposited on an insulating substrate made of glass or the like, and then the semiconductor thin film is patterned on an element forming region by separating elements. Therefore, the gettering technology employed by the method of manufacturing a transistor using a silicon wafer can not employed.

[0003]

[Problems to be solved by the Invention] As described above, the conventional method of manufacturing a thin film transistor can not employ the gettering technology used by the method of manufacturing a transistor using a silicon wafer and hence has a problem that it can not remove the crystalline defects and impurities from the element active region and that sometimes it can not produce good element properties. It is the object of the present invention to provide a method of manufacturing a thin film transistor by which crystalline defects and impurities can be removed from an element active region.

[0004]

[Means for Solving the Problems] The present invention

provides a method of manufacturing a thin film transistor, the method including the steps of: depositing a semiconductor thin film over an element forming region and over an element non-forming region around the element forming region; making only the semiconductor thin film of a part corresponding to the element non-forming region into a region having a high impurity concentration to form a gettering layer; annealing the gettering layer, whereby the crystalline defects and impurities in the semiconductor thin film of a part corresponding to the element forming region are absorbed by the gettering layer around the element forming region; and removing the gettering layer.

[0005]

[Operation of the Invention] According to the present invention, only the semiconductor thin film of a part corresponding to the element non-forming region is made into a region having a high impurity concentration to form a gettering layer and then the gettering layer is annealed to make the gettering layer around the element forming region absorb the crystalline defects and impurities in the semiconductor thin film of a part corresponding to the element forming region, and then the gettering layer is removed. Therefore, the crystalline defects and impurities can be removed from an element active region.

[0006][Embodiments of the Invention]

FIG. 1 to FIG. 4 illustrate each manufacturing process of a thin film transistor in one embodiment in accordance with the present invention. A method of manufacturing a thin film transistor will be described with reference to these drawings. [00071

First, as shown in FIG. 1, an amorphous silicon film 4 is deposited on an element forming region 2 and an element non-forming region 3 around the region 2 on the surface of an insulating substrate 1 made of glass or the like. Then, an oxide film 5 is formed on the surface of the amorphous silicon film 4 by thermal oxidation. Then, a photoresist film 6 is patterned on the surface of the oxide film 5 of a part corresponding to the element forming region 2. Then, ions for performing the gettering of such as phosphorus, boron, argon, oxygen, carbon, and the like are ion-implanted by an ion implanter into the amorphous silicon film 4 of a part corresponding to an element non-forming region 3 by using the photoresist film 6 as a mask to make only the amorphous silicon film 4 of the part corresponding to the element non-forming region 3 into a region having a high impurity concentration, thereby forming a gettering layer 7. Thereafter, the photoresist film 6 is removed.

[8000]

Next, as shown in FIG. 2, the amorphous silicon film 4is crystallized by laser annealing, whereby the amorphous silicon film 4 is made into a polysilicon film 8 and crystalline defects and impurities in the amorphous silicon film 4 of the part corresponding to the element forming region 2 is absorbed by the gettering layer 7 around the element forming region 2. Thereafter, the oxide film 5 is removed and then the unnecessary polysilicon film 8 of the part corresponding to the element non-forming region 3, that is, the gettering layer 7 is removed. Therefore, in this state, the polysilicon film 8 is formed only on the element forming region 2 on the surface of the insulating substrate 1.

[0009]

Next, as shown in FIG. 3, a gate insulating film 9 made of silicon oxide, silicon nitride or the like is formed on the whole surface. Then, a gate electrode 11 made of aluminum is patterned on the surface of the gate insulating film 9 of a part corresponding to the channel region 10 of the polysilicon film 8. Then, ions for forming a source and a drain, such as phosphorus, boron, or the like, are implanted thereinto by an ion implanter by using the gate electrode 11 as a mask to form a source region 12 and a drain region 12 in the polysilicon film 8 on both sides of the gate electrode 11.

Next, as shown in FIG. 4, an interlayer insulating film 13 made of silicon oxide, silicon nitride or the like is formed on the whole surface. Then, a contact hole 14 is formed in

the interlayer insulating film 13 and in the gate insulating film 9 of a part corresponding to each of the source region 12 and the drain region 12. Then, a source electrode 15 of and a drain electrode 15, each of which is made of aluminum and connected to the source region 12 or the drain region 12 via the contact hole 14, are patterned on the surface of the interlayer insulating film 13. A thin film transistor is manufactured in these ways.

[0011]

In the thin film transistor manufactured in these ways, only the amorphous silicon film 4 of the part corresponding to the element non-forming region 3 is made into a region having a high impurity concentration to form a gettering layer 7 and then the gettering later 7 is annealed to make the gettering layer 7 around the element forming region 2 absorb the crystalline defects and impurities in the amorphous silicon film 4 of the part corresponding to the element forming region 2, and then the gettering layer 7 is removed. Therefore, the crystalline defects and impurities can be removed from element active region and hence a good element property can be produced. Further, one annealing process can crystallize the amorphous silicon film 4 to make it into a polysilicon film 8 and at the same time can make the gettering layer 7 around the element forming region 2 absorb the crystalline defects and impurities of the amorphous silicon film 4 of the part corresponding to the element forming region 2, and the unnecessary polysilicon film 8 of the part corresponding to the element non-forming region 4, that is, the gettering layer 7 is removed by separating the elements, which can prevent the number of processes from increasing. Still further, if the same ions as are used for forming the source and the drain are used as ions for gettering, the ions for gettering can also be implanted with the same ion implanter as is used for forming the source and the drain.

[0012]

In this regard, in the embodiment described above, although the amorphous silicon film 4 deposited on the surface of the insulating substrate 1 is crystallized to make the polysilicon film 8, the polysilicon film may be deposited directly on the surface of the insulating substrate 1. Also, instead of the ion implanter, a thermal diffusion method may be used, and instead of a laser annealing method, a high temperature heat treatment may be performed. Further, this method can be applied not only to a coplanar type thin film transistor, but also to a stagger-type thin film transistor.

[Effects of the Invention] As described above, according to the present invention, only a semiconductor thin film of the part corresponding to the element non-forming region is made into a region having a high impurity concentration to make

a gettering layer and then the gettering layer is annealed to make the gettering layer around the element forming region absorb the crystalline defects and impurities in the semiconductor thin film of the part corresponding to the element forming region, and then the gettering layer is removed. Therefore, the crystalline defects and the impurities can be removed from the element active region and hence good element properties can be produced.

[Brief Description of the Drawings]

[FIG. 1]

FIG. 1 is a cross-sectional view showing a state in which when a thin film transistor in one embodiment of the present invention is manufactured, an amorphous silicon film and an oxide film are formed on an insulating substrate and further ions for gettering are implanted into the surface thereof by using a patterned photoresist film as a mask to form a gettering layer.

[FIG. 2]

FIG. 2 is a cross-sectional view showing a state in which when the same thin film transistor is manufactured, the photoresist film is removed and then the amorphous silicon is crystallized by laser annealing to make the amorphous silicon into a polysilicon film and to make the gettering layer around an element forming region absorb the crystalline defects and impurities in the amorphous silicon film of the part

corresponding to the element forming region.

# [FIG. 3]

FIG. 3 is a cross-sectional view showing a state in which when the same thin film transistor is manufactured, the oxide film and the unnecessary polysilicon film (gettering layer) are removed and then a gate insulating film and a gate electrode are formed, and ions for forming a source and a drain are implanted thereinto by using the gate electrode as a mask to form the source and the drain.

# [FIG. 4]

FIG. 4 is a cross-sectional view showing a state in which when the same thin film transistor is manufactured, an interlayer insulating film, a contact hole, a source electrode, and a drain electrode are formed.

[Brief Description of the Reference Symbols]

1-insulating substrate, 2-element forming region, 3-element non-forming region, 4-amorphous silicon film, 5-oxide film, 7-gettering layer, 8-polysilicon film

FIG. 1-ions for gettering, FIG. 2-laser annealing, FIG. 3-ions for forming a source and a drain

ಕರು ಬಾಹ್ಸ್ಕಾಗ್ನಿ ನಿರ್ವಹಕ್ಕೆ ಕ್ರಾಪಾಡಿ**ಸ**ಲ ತ್ರವೃ ಇತ್ರಾಗಿ ಇಕ್ಕಳ ಅತ್ತು ಕೃಷ್ಣಾಗಿ ತಿತ್ರಿ た、主流人であっては程に戻り、できらてけては、中央 腰は冬は酷化なでかり、 は、臓をとせると節時に、薬 と単次通域では対でする四分。であるでもで、これに戦 4.12の1月3番で発わる過物資から、周囲とサース。2 ※倒てに吸収させることができ、大地表示を確になり、 北朝寺町改通城事の社の世別部分の万要なが、レー中。 版× (4) チーナ 1 世界でも開起していた。で、12個 数いけない、増製して、ようにすることが含む。さん jej wood jowale katowijite wkolostv≝ 成用とくも、日本なくで、医用いることがである。 作っ ヤーシ 作用人 イオンス 正人台 ケース・ペレイン 形成用力 イナには入装置によってセーニャ てきる

【0012】なお、上記美麗例では、絶縁基板1)と面に堆積したでモルファスシーコン膜4を結晶化してはでしてコン膜8としているの、これに果んせ、絶縁基板の上面になり。一コン膜を直接堆積するようにして利用により、そのよう、イナンは人装置が出って、終期散出を用いて利には、またし、まつシーナスーで、一切には、高端に関した。スペープをは、スペー型と、両腕・フェンスルに果いせ、スペー型と、両腕・フェンスルに果いせ、スペー型と、両腕・フェンスルに果いせ、スペー型と、両腕・フェンスルに果いせ、スペー型と、両腕・フェンスルによってみに、スペー型と、両腕・フェンスルによるである。

#### [0015]

【毎明の効果】以上説明してよった。この毎明によれ は、非素子形穴領域に対応する部分の半導体薄膜のみを 30 ひで終わ前域化してサータリンプ層とした後でエールギ ることにより、東子形成領域に対定する部分が半導体薄 膜における活動穴箱や系統的等をその問題のケータリン で圏に吸収させ、これ後ゲータリンで署を除去している

note particle of the Constitution (Annual Constitution) The Constitution (Annual Constitution) The Constitution (Annual Constitution)

# 

# 

製造に深く、地球基料、大は、170mm・1800。 1 臓器には動化験を手が、、さらにも、1直に、180mm 地 成したです。1900 競がはできる。カーテル、19間 ようすいを主義します。この物と呼吸してが進した 節数


【図り】高減膜とゲンシスタ。製造に等し、放化網および下要ながり。 コン臓 ヴァダン 作関えを除去した 後ゲート絶縁膜おようゲート直帰を形成し、それにゲート電極をマスタとしてゴース・・・・ファボ次用ハイオンを主入してゴース・・・・イン道域を形成して共配に更面で2

【24】電報機を含むことができることができる。概じている場合がある。できるのできるがはいる。


【符号》。遍典】

- 1 海球基均
- 2 素子形改領域
- 3 非素子形成關城
- ・ 4 アモルプラスシーコン膜
  - 5 酸化膜
  - 7 9 14 3 7 10
  - 8 ポリニュ 関


[3]1]



[.32]



1.431



[41]

